用FPGA实现低功耗、低成本的RRH解决方案

以往，基于MIMO RRH（射频拉远技术）系统邻近天线的逻辑电路都是用高端、高级FPGA来实现。这些高端FPGA的成本和功耗一般都很高，往往迫使厂商牺牲设计的灵活性，并试图转换为昂贵的ASIC。

　莱迪思(Lattice)半导体公司和网络与电信应用解决方案的供应商Affarii Technologies公司合作，针对无线基础设施的客户，开发出完整的基于3G/4G的RRH解决方案。莱迪思半导体公司高性能FPGA销售总监 Shakeel Peera表示，这是首次采用低功耗、低成本FPGA的全面RRH解决方案，允许部署低功耗RRH而不牺牲灵活性和性能。

　Shakeel Peera介绍说，低功耗LatticeECP3 FPGA是把芯片内的晶体管结构进行了优化，大大减少了功耗，比竞争对手的产品功耗要低50%。和Affarii独特的digitalTRX技术的组合提供了一个业界领先的RRH解决方案，包括数字上/下变频器（DUC/DDC）、振幅因子减小（CFR）和数字预失真（DPD）功能。

　此次推出的中档LatticeECP3 FPGA系列有5个成员，它们都提供符合标准的多协议3G SERDES、拥有DDR1/2/3存储器接口和高性能，可级联的DSP slice，适用于高性能射频、基带和图像信号处理。LatticeECP3 FPGA还提供中档FPGA系列中最快的LVDS I / O，能够处理1Gbps速率的输入和输出信号，还有高达6.8 M位的嵌入式存储器。逻辑密度的范围从17K LUT到149K LUT，用户的I / O数目高达586个。此外，莱迪思提供用 ECP3 FPGA的低成本3G SERDES收发器实现CPRI/OBSAI和以太网技术。有了这些功能， LatticeECP3 FPGA系列非常适合于大批量的成本和功耗敏感的无线RRH基础设施设备的开发。

　Affarii推出的digitalTRX技术提供了DPD和CFR解决方案，为数字收发器和RRH开发提供了快速、灵活和节约成本的平台。每根天线拥有高的ACLR校正和低动态功耗，设计人员能够获得业界领先的性能，并具有构建他们想要的解决方案的灵活性。

　据了解，现已推出完全集成的RRH解决方案，为单个器件上的最多两个发送天线和4根接收天线提供基带处理，每根天线支持4个载波和20MHz的调制带宽。当使用行业标准Doherty放大器时，数字预失真为每根发送天线提供30dB的ACLR修正，PA输出效率超过40%。该解决方案的应用领域包括 WCDMA、LTE技术、WiMAX、WiBro、TD-SCDMA和DVB-T/S/H等。