联系我们

  • E-mail：tr@zxopen.com
  • 点击交谈！ 点击交谈！ 点击交谈！

培训科目

FPGA师资培训班

FPGA培训就业班

部分培训客户

FPGA设计初级研修班
◆课程简介 FPGA培训初级研修班是针对于FPGA设计技术初学者的课程。课程不仅是对FPGA结构资源和设计流程的描述，更重要的是对FPGA结构资源、设计流程和设计工具的归纳、总结与升华，让学习者能够透过表面现象看到FPGA设计技术的实质，通过FPGA培训初级研修班学习者会更快速进入FPGA设计领域，进而为掌握FPGA高级设计技术打下基础。
◆培训时间 2024年09月 2024年10月 2024年11月(西安) 2024年09月 2024年10月 2024年11月 (北京)
◆培训时长 四天
◆课程对象 本FPGA培训课程适合于使用FPGA器件进行科研和产品开发的具有初级水平的工程技术人员和教师，也适合于有志于从事FPGA设计工作，期望涉足FPGA领域的相关人员。参加学习的学员只需要具有数字电路的基础知识即可完成本课程的学习。
◆课程费用 公司员工（3000元），学生自费（2800元） (需本人有效学生证件)
◆获得技能 1、掌握FPGA结构和实现可编程开发原理
2、掌握FPGA设计流程，掌握modelsim、Quartus/ISE的使用
3、掌握Verilog HDL语法结构，可综合与不可综合编程
4、掌握组合逻辑和时序逻辑电路的设计方法
5、掌握verilog代码编写规范
6、掌握Verilog HDL设计的精华有限状态机FSM设计方法，掌握RTL设计方法
7、掌握基本IP核（pll/dcm、ram、rom、fifo）的调用
8、掌握FPGA在线逻辑分析仪SignalTap/ChipScope使用方法
9、了解FPGA基本开发技巧
◆课程大纲 第一阶段
FPGA的工艺结构及其特点；
FPGA设计方法及思想，及在工程开发中FPGA芯片的选型策略及原则；
FPGA设计流程教学，围绕开发工具modelsim、Quartus/ISE进行；
第二阶段
Verilog HDL基本结构、数据类型、赋值语句及块语句等；
Verilog HDL实现组合逻辑电路;
Verilog HDL实现时序逻辑电路；
Verilog HDL设计技巧；
Testbench文件编写；
第三阶段
Top-Down设计思想训练；
有限状态机FSM的概念、分类；
状态机编码方式（二进制码、格雷码、独热码）；
状态机的描述风格（一段式、二段式、三段式）；
状态机验证；
第四阶段
IP核及其调用（Rom、Ram、Fifo、Pll）；
在线逻辑分析仪SignalTap/ChipScope使用；
FPGA设计技巧介绍；
Verilog代码规范；
◆基本实验 基本开发流程实验（LED控制实验）
语法练习实验（数码管实验）
Testbench实验（I2C modelsim仿真实验）
状态机应用实验（自动售货机实验）
基本设计技巧实验（串并转换实验）
IP核使用实验（蜂鸣器实验）
◆视频教程
  • verilog HDL有什么用处

  • FPGA设计中如何避免冒险竞争

  • verilog模块的编写和验证

  • modelsim和quartus的使用

  • verilog模块的基本构成要素

  • verilog模块中的信号

  • >>单击进入至芯科技腾讯课堂

    • 学员服务

    如何报名
    我要报名
    付款方式
    优惠制度
    学员服务