FPGA市场：28nm时代将进一步蚕食ASIC

在FPGA领域，我们再次闻到了沉重的火药味。2010年中国农历新年前后，FPGA的28nm交响曲奏响。

与Altera抢先发布进入40nm FPGA时代不同，在进入28nm之时，两大厂商赛灵思（Xilinx）及Altera都显得十分积极，在Altera2 月2日率先公布28nm技术创新之后，Xilinx又于2月23日公布了其28nm的新一代FPGA平台。显然，两家公司均认为，占领工艺的制高点才能更好地与ASIC进行争夺，同时也更好地打击对手。

根据IBS2009的数据表示，在开发成本增加而风险和复杂性成倍增加的今天，ASIC产品的种类在每个节点减少50%，ASIC业务总量则每年减少 5%。而ASSP的商业模式更是受制于市场规模的缩小。

“只要能在FPGA上设计的，就用FPGA进行设计。”赛灵思的一位客户如是说，而这句话也给予了FPGA厂商们最大的信心。在赛灵思最新公布的28nm 蓝图显示，在无线/有限通讯、工业/医疗、航空/国防、汽车甚至消费电子中，FPGA都有着取代ASIC的基础。 统一工艺降功耗

正是由于FPGA公司看到了未来前景，才有了进军28nm的大胆举措，台积电(TSMC)今年最早的28nm代工芯片就正是Altera的FPGA。而不久之前，赛灵思在分析日时也宣布，将与TSMC合作开发28nm产品线，这也是继Altera之后，第二家利用TSMC代工的FPGA公司。

根据TSMC的计划，第二第三季度期间试产使用高K金属栅极(HKMG)技术的28HP、28HPL高性能工艺。28HP主要面向对性能有一定需求的设备，其中就包括FPGA芯片，根据最新路线图将从第二季度末投入生产。不过，赛灵思内部人士表示，和Altera采用标准28nm技术相比，赛灵思采用的是新的HKMG高性能低功耗技术。并且，赛灵思依然会采用较为灵活的双代工策略，继续与三星合作28nm策略。

急于推出28nm产品，也是为打破FPGA一直以来的功耗困扰。根据赛灵思公布的资料显示，采用28nm技术可以减少50%的静态功耗。不过只有制程的进步并不足以降低所有的功耗，在动态功耗上，赛灵思对晶体管的选择核多栅极氧化层的技术，而先进的时钟门控及局部重配置技术也可额外降低20%的功耗。

实际上，同在2月，ARM 联手Globalfoundry公布了28nm SOC芯片技术细节，可见在风险愈发强烈的今天，只有灵活的芯片才敢于尝试最新的工艺技术。 挑战DSP核心？

根据Altera透露的细节，在28nm上将采用嵌入式HardCopy?模块、部分重新配置新方法以及嵌入式28-Gbps收发器，这些技术将极大的提高下一代Altera? FPGA的密度和I/O性能。

Altera总裁、主席兼CEO John Daane评论说：“随着向下一工艺节点的迈进，Altera的这些创新技术将引领业界超越摩尔定律，解决带宽挑战，同时满足成本和功耗要求。”

赛灵思资深副总裁兼亚太区执行总裁汤立人也曾预测，在28nm时赛灵思将会出现单个器件1Tbps高端交换结构或者单个器件400G OTN线卡，这将取代通信设备中分立的DSP和串行收发器。

但实际上，值得人注意的是在40nm甚至更早的65nm之时，FPGA厂商就以ASIC器件为竞争对手，但直到今日，依然没能完全取代ASIC市场，那么 28nm的市场会不会如FPGA厂商所愿呢？这显然是一个漫长的旅行。